瑞萨嵌入式SRAM创造性提供最低待机功耗

2017-07-04 14:55:35 PCBA加工厂家 220

瑞萨公司称,采用薄型BOX(SOTB)65nm电路技术可实现硅芯片,以1.84 ns的读取速度,为13.7 nW / Mbit的嵌入式SRAM提供最低的待机功耗。

瑞萨

该技术在CPU内核执行嵌入式SRAM的读写操作,与保留存储数据的待机模式之间可实现低功耗开关动态的切换。原型SRAM在主动运行期间实现了高达1.8 ns的高速读出时间,在待机模式下实现了13.7 nW / Mbit的超低功耗。SRAM利用SOTB结构,通过使用动态衬底反向偏置控制实现低待机模式功耗,这只是正常待机模式下功耗的千分之一。

在频繁地重复主动和待机模式之间的切换的系统中,将数据保存到非易失性存储器和重新启动操作成为重要的功耗。甚至在这种情况下,这相反地增加了功耗。

瑞萨的技术采用嵌入式SRAM在待机模式下的功耗降低的方法。这使得能够频繁地执行间歇操作,而不会导致功率消耗增加,从而不需要将数据保存到非易失性存储器,可以有效提高功率效率。

以前的瑞萨与嵌入式SRAM有关的工作包括具有28-nm高K金属栅极(HKMG)结构的嵌入式SRAM原型,以及具有16-nm Fin场效应晶体管(FinFET)结构的高性能嵌入式SRAM。都采用最先进的工艺技术。这些嵌入式SRAM技术已在瑞萨的R-Car汽车信息娱乐系统芯片(SoC)中采用。

现在,瑞萨已经开发了使用SOTB工艺技术动态控制衬底偏置的电路技术,并使待机模式的漏电流降低到与正常待机模式相比功率的大约千分之一。



标签:   瑞萨